·
搜索结果:找到“VLSI”相关结果74958条
排序: 按相关 按相关 按时间降序
  • 【期刊】 一种运动自适应去隔行技术及其VLSI结构

    刊名:电视技术 作者:普玉伟 ; 叶兵 ; 曾德瑞 ; 蒋特林 关键词:VLSI ; 去隔行 ; ELA ; 运动自适应 ; 运动检测 机构:合肥工业大学电子科学与应用物理学院 ; 合肥工业大学电子科学与应用物理学院 年份:2011
    摘要:提出一种有效的运动自适应去隔行算法。该算法通过对同极性的相邻场进行运动检测,把插值点所处的区域分为快速运动区域、慢速运动区域和静止区域,对不同的区域采用不同的插值算法。在边缘检测方面,采用改进型ELA算法克服了传统的ELA算法处理水平边缘方面的不足,使边缘得到有效保护。与运动补偿算法相比,该算法计算复杂度较低,易于VLSI实现。实验结果显示,该算法取得了良好的去隔行效果和较高的峰值信噪比。
  • 【期刊】 面向802.11ac的安全加速引擎Gbps VLSI架构设计与实现

    刊名:哈尔滨工程大学学报 作者:潘志鹏 ; 吴斌 ; 尉志伟 ; 叶甜春 关键词:安全加速引擎 ; 多模式 ; 密钥查找 ; 哈希算法 ; AES算法 ; 响应延迟 ; 吞吐率 机构:中国科学院微电子研究所专用集成电路与系统研究室 ; 中国科学院微电子研究所专用集成电路与系统研究室 年份:2015
    摘要:针对IEEE 802.11i协议中多种安全协议实现进行研究,结合以IEEE 802.11ac协议为代表的下一代无线局域网(WLAN)系统对高吞吐率的需求,提出了一种支持WEP/TKIP/CCMP协议的多模、高速安全加速引擎的大规模集成电路(VLSI)架构。提出了基于哈希算法的密钥信息查找算法,缩小了查找时钟延迟。基于复合域的运算方式实现高级加密标准(AES)算法,提出双AES运算核的并行架构实现计数器与密码分组链接(CCM)模式,提升运算吞吐率的同时也降低了引擎的响应延迟。经过FPGA实现和ASIC流片验证表明,该安全加速引擎具备可重构性,处理延迟仅为33个时钟周期,在322 MHz工作频率下运算吞吐率可达3.747 Gbit/s。
  • 【期刊】 基于混合差分进化算法的VLSI布图规划

    刊名:福州大学学报(自然科学版) 作者:陈家瑞 ; 朱文兴 ; 陈建利 关键词:VLSI布图规划 ; 差分进化算法 ; 局部搜索 机构:福州大学离散数学研究中心 ; 福州大学离散数学研究中心 年份:2011
    摘要:基于B*-tree布局表示法,结合差分进化算法的全局搜索能力和局部搜索,提出了一种用于VLSI布图规划的混合差分进化算法,并使用MCNC标准数据进行测试.实验结果表明该算法是有效的.
  • 【期刊】 二维提升小波的VLSI结构设计及FPGA验证

    刊名:液晶与显示 作者:孟伟 ; 金龙旭 ; 韩双丽 关键词:JPGA2000 ; 小波变换 ; 并行结构 ; 提升算法 机构:中国科学院长春光学精密机械与物理研究所 ; 中国科学院长春光学精密机械与物理研究所 ; 中国科学院研究生院 年份:2011
    摘要:针对JPEG2000中小波变换的硬件实现占用资源量大、速度慢等问题,提出了一种有效的二维小波硬件实现模型。该模型采用流水线并行结构,即对图像中各行像素进行流水线处理的同时,对小波分解的各级采用并行结构处理。这样的结构提高了小波变换的处理速度,实现了实时处理,节省了硬件的片上存储及外部存储资源。用FPGA对此模型进行验证。验证实验采用Xinlinx公司的SPARTEN-3系列芯片,对1 024×2 048的大图像进行处理,图像处理速度达到80Mpixels/s,满足实时性要求。
  • 【期刊】 VLSI标准单元布局问题的增强型混合遗传模拟退火算法

    刊名:模式识别与人工智能 作者:陈雄峰 ; 吴景岚 ; 朱文兴 关键词:混合遗传算法 ; 模拟退火 ; 标准单元布局 ; 线网-循环交叉算子 ; 局部搜索 机构:闽江学院计算机科学系 ; 闽江学院计算机科学系 ; 福州大学离散数学与理论计算机科学研究中心 年份:2014
    摘要:提出有效处理百万个VLSI标准单元布局问题的混合遗传模拟退火算法.首先采用小规模种群、动态更新种群和交叉局部化策略,并协调全局与局部搜索,使遗传算法可处理超大规模标准单元布局问题.然后为进一步提高算法进化效率和布局结果质量,将爬山和模拟退火方法引入遗传算法框架及其算子内部流程,设计高效的线网-循环交叉算子和局部搜索算法.标准单元阵列布局侧重使用爬山法,非阵列布局侧重使用模拟退火方法.Peko suite3、Peko suite4和ISPD04标准测试电路的实验结果表明,该算法可在合理运行时间内有效提高布局结果质量.
  • 【期刊】 VLSI设计技术课程中外合作教学模式的探索

    刊名:科教导刊(上旬刊) 作者:张玉金 ; 方易圆 ; 金婕 ; 袁天夫 ; 韩华 ; 王桂莲 关键词:VLSI课程 ; 教学改革 ; 中外合作教学 机构:上海工程技术大学电子电气工程学院 ; 上海工程技术大学电子电气工程学院 年份:2017
    摘要:超大规模集成电路设计技术课程是一门专业性较强的课程,本文以上海工程技术大学与美国劳伦斯理工大学合作办学为例,就该课程中外合作教学模式进行了探索性研究,成果对国际化工程应用型人才培养具有一定的参考价值。
  • 【论文】 双载波超宽带系统同步算法与VLSI实现方法研究

    作者:周军 关键词:超宽带 ; 正交频分复用 ; 同步 ; VLSI实现 机构:复旦大学 ; 复旦大学 年份:2010
    摘要: 超宽带(Ultra Wide Band, UWB)是一种适用于短距离、高速、无线数据传输的技术。它能够在2米的室内多径环境中,提供最高480Mbps的传输速率。超宽带技术在下一代无线个域网、无线家庭互联等领域拥有广泛的应用前景。目前,WiMedia联盟倡导的基于正交频分多路复用(MB-OFDM)技术的超宽带架构被国际标准组织(ISO)采纳为超宽带国际标准。在中国,一种基于双载波正交频分复用(DC-OFDM)技术的超宽带技术被采纳为中国超宽带标准草案。这种双载波正交频分复用超宽带系统具有更多的频谱资源、较低的硬件要求等优点,同时它兼容了MB-OFDM传输标准,具有较高的灵活性。 同步(Synchronization)处于接收机数字基带最前端,是任何无线通信系统中不可或缺的过程。它的性能好坏直接决定了接收机能否正确接收射频信号,基带模块能否有效完成数字信号处理功能。在基于OFDM技术的无线通信系统中,同步过程大致分为两个部分:符号同步和频率同步。符号同步完成对经过多径信道衰落影响的OFDM符号起始位置的判断。频率同步完成对模拟前端诸多非理想因素干扰的估计和补偿。 本文围绕DC-OFDM超宽带系统中同步问题展开系统研究,首次分析了适用于DC-OFDM超宽带系统的同步算法与硬件实现方法,并给出了同步模块的VLSI设计结果。论文整体分为符号同步和频率同步两个部分。 在符号同步方面,我们分析了多种同步误差对OFDM系统造成的性能影响。然后,我们将整个符号同步过程按照功能划分为包检测、粗同步、时频码检测和精细同步四个部分,并通过系统仿真确认每一部分的参数设置。算法设计方面,我们采用了相关检测和能量检测相结合的方法来满足超宽带系统对于室内多径环境下的要求,实现了较好的鲁棒性。硬件实现方面,我们重点介绍了符号同步模块中重要的信号处理单元的结构和VLSI实现结果,如自相关器、互相关器、实数除法器等。 在频率同步方面,我们首先分析了OFDM系统中多种模拟前端非理想因素的影响,如载波频偏,采样频偏和I/Q失配,并给出了他们在DC-OFDM超宽带系统中的数学模型。然后,我们采纳误差矢量幅度(Error Vector Magnitude,EVM)作为参考,分析讨论了这些非理想因素对于OFDM系统性能的损失。射频工程师可以通过本文的理论分析在失配参数与性能损失之间建立关联,从而指导工程师在硬件设计的早期完成系统规划。算法设计方面,本文分析了I/Q失配引入镜像频率干扰的特点,继而设计了一种基于相位旋转的训练序列并给出了相应的失配估计算法。仿真结果表明,新的训练序列能够获得I/Q失配过程中引入的分集信息,从而使系统在解调过程中得到额外的分集增益。然后,我们针对多种模拟前端非理想因素共存的复杂情形提出了一种联合估计和补偿算法。硬件实现方面,我们给出了适合于DC-OFDM超宽带系统中载波频偏估计和补偿模块的设计方法,并着重介绍了负责三角函数运算的CORDIC单元。VLSI实现结果表明,本文所设计的频率同步模块满足DC-OFDM超宽带系统的时序和资源要求。 论文最后给出了未来的工作计划。在60GHz无线应用中将包括更多非理想因素的影响,如相位噪声、非线性功率放大、直流偏移、ADC偏差等。对于这些非理想因素的联合估计和补偿将更具挑战性。
  • 【期刊】 求解VLSI电路划分问题的混合粒子群优化算法

    刊名:软件学报 作者:郭文忠 ; 陈国龙 ; 彭少君 关键词:电路划分 ; 最小割 ; 粒子群优化 ; 超大规模集成电路 机构:福州大学数学与计算机科学学院 ; 福州大学数学与计算机科学学院 ; 离散数学及其应用教育部重点实验室 年份:2011
    摘要:电路划分是VLSI物理设计过程中的一个关键阶段.该问题本质上是一个NP困难的组合优化问题.针对该问题,提出了一种带FM策略的混合粒子群优化算法.引入遗传算法的两点交叉算子和随机两点交换变异算子,保证了粒子在位置更新后依然可行;为了提高算法的局部搜索能力,将具有较强局部搜索能力的FM策略融入算法的位置更新;设计了种群多样性变异策略,提高了种群多样性,避免了易陷入局部最优的缺陷.对ISCAS89标准测试电路的仿真实验结果表明,所构造的算法是有效的.
  • 【论文】 基于并行A~*算法的VLSI线网布线研究

    作者:青鸿阅 关键词:超大规模集成电路布线 ; A~*算法 ; GPU ; 最小斯坦纳树 机构:哈尔滨工业大学 ; 哈尔滨工业大学 年份:2016
    摘要:集成电路自二十世纪五十年代出现以来得到了广泛的应用。随着半导体技术的不断发展,电子设计自动化工具在解决超大规模集成电路的布线问题中遇到了更大的挑战。为了提高布线算法的效率,学术界对各种图论算法和元启发式算法进行了大量的研究。A*算法作为被广泛使用的工业级布线算法,虽然有绕障能力强和灵活性高的优点,但是在超大规模集成电路布线中的效率不高。为了提高A*算法布线的效率,本文以GPU作为计算平台将算法并行化并进行了算法性能的测试。本文基于超大规模集成电路布线的基本原理和设计模式,总结了布线问题两种具体的数学模型,两端线网布线和多端线网布线分别对应了图论中的最短路径问题和最小斯坦纳树问题。对于最短路径问题,本文针对A*算法中的迷宫扩展步骤,分析了迷宫扩展的时间复杂度,并指出迷宫扩展机制是算法在大规模图中低效的原因。为了提高迷宫扩展的效率,本文采用了基于多队列并行的迷宫扩展方法,在此基础上利用GPU实现了并行A*算法,算法实现过程中利用到了多种GPU的内存和特性,通过冗余去除步骤避免了并行程序中原子锁的使用,极大提高了算法的效率。在最短路径问题的实验中,并行A*算法相对于串行版本可以获得2-48倍的加速。对于最小斯坦纳树问题,本文介绍了TM算法的基本原理并分析了TM算法中求取最短路径步骤的缺陷和改进方法。本文结合并行A*算法和TM算法完成了斯坦纳树近似算法的GPU实现,实现过程中对GPU的线程同步机制进行了深入的研究,提出了同步函数加速线程的同步。算法在布线质量的测试中求得的布线线长与最优解的平均误差为4.2%;在布线效率测试中相对于改进迷宫算法取得了4-51倍的加速。实验证明并行A*算法及其派生斯坦纳树近似算法可以较为有效的解决大规模线网的布线问题,GPU作为新的计算平台在超大规模集成电路布线设计中有很大的潜力。
  • 【期刊】 一种支持H.264 High Profile的高效可重构反变换VLSI结构

    刊名:电子学报 作者:陆晓凤 ; 刘锋 ; 佟冬 ; 王克义 关键词:整数变换 ; High Profile ; H.264 机构:北京大学微处理器研究开发中心 ; 北京大学微处理器研究开发中心 ; 北京大学深圳研究生院 年份:2011
    摘要:本文针对H.264 Fidelity Range Extensions(FRExt,High Profile)解码过程中扩展的所有变换,采用二维矩阵分解和基于矩阵运算提取公共因子的操作,利用通用运算单元来设计高效的可重构VLSI结构.该结构不但节省面积(可重构变换结构只消耗了4807门电路),并且具有高性能(采用TSMC 0.13微米工艺,在150MHz的时钟频率下工作,该电路可以达到1.2G pixels/s的吞吐率,支持分辨率为4096×2048、每秒60帧的视频实时解码需求).根据DTUA(吞吐率和电路规模的比值)作为效率因子,本设计在支持H.264 High Profile所有变换的设计中具有最高的效率.
  • 【论文】 基于H.264高清实时解码器运动矢量预测的VLSI设计与实现

    作者:孙向南 关键词:VLSI ; H.264 ; 帧间预测 ; 运动矢量 机构:黑龙江大学 ; 黑龙江大学 年份:2013
    摘要:数字视频技术目前广泛应用于网络视频会议、高性能视频信息传输、高清视频电影播放以及互联网等领域。自2003年以来,国际ITU-T的视频编码专家组(Video Coding Expert Group, VCEG)和国际标准化ISO运动图像专家组(MovingPicture Expert Group, MPEG),组成联合视频组JVT共同编写的H.264视频编码标准,自公布以来,其具有的高性能的压缩效率,受到了业界的万众瞩目。 H.264/AVC作为新一代的视频编解码标准,相比于前一代H.264和MPEG-4来说实现了许多关键技术上的改进,其中包括多个参考图像的运动估计、亮度1/4像素点的插值运算、不同模式下的运动矢量预测和多种形式的熵编码,所以,H.264视频编码标准与以前视频编码标准相比较具有更高的压缩性、质量性和适应性。 本文在深入研究H.264/AVC视频编码标准协议的基础上,针对基于H.264高清视频解码器的运动矢量预测单元提出VLSI的解决方案。在该方案中提出采用参考像素读取与预测运算二级流水并行处理结构,提高了电路的运算速度,减小插值运算的时钟周期数。控制和空间预测运算电路的内部设计中,采用逐级的控制方式,利用控制信号对空间预测运算电路中相应的数据运算单元进行控制,对相关单元的工作状态进行管理,以达到降低电路功耗的目的。 最后,本文采用硬件描述语言Verilog HDL对电路进行RTL寄存器传输级建模,并利用Modelsim对预测电路进行模块级仿真,系统级验证采用硬件运算结果与JVT发布的软件模型JM10.1解码运算的结果进行比较的验证方式,得到软硬协调一致的结果,采用SMIC180nm CMOS工艺库,利用Design Compiler对预测电路进行逻辑综合,结果满足设计要求。
  • 【期刊】 多标准宏块预测与边界强度计算的VLSI架构及应用

    刊名:微电子学与计算机 作者:陶昱良 ; 何卫锋 ; 王琴 ; 毛志刚 ; 李涌伟 ; 郑吉君 关键词:多标准 ; 帧内模式预测 ; 运动矢量预测 ; 边界滤波强度计算 ; 高清实时解码 机构:上海交通大学微电子学院 ; 上海交通大学微电子学院 年份:2011
    摘要:提出一种支持H.264 High Profile 4.1和AVS JiZhun Profile 6.0的多标准宏块预测与边界滤波强度计算的VLSI架构,该架构根据解码器的算法特点,实现了H.264和AVS标准中控制占优的帧内模式预测、帧间运动矢量预测以及边界滤波强度计算算法,能应用于当前的可重构多媒体系统.对该架构进行实现后,采用TSMC 65nm工艺综合,工作频率可达到312 MHz,解码一个H.264和AVS宏块最大分别消耗351和189个时钟周期,能够满足H.264和AVS高清(1080p)实时处理的需求.
上一页 3 4 5 6 7 8 9 10 11 12 下一页 跳转