·
搜索结果:找到“VLSI”相关结果76945条
排序: 按相关 按相关 按时间降序
  • 【论文】 视觉假体中小波边缘检测算法的VLSI结构设计

    作者:李刊 关键词:VLSI ; 视觉假体 ; 提升小波 机构:西安理工大学 ; 西安理工大学 年份:2016
    摘要:视觉系统是人类最为重要的感知器官。经研究发现,大部分盲人都只是在视觉通路上部分发生病变,这就为视觉假体的研究奠定了生理基础。视觉假体技术属于功能点刺激技术的一种,通过在盲人眼中植入微电极阵列来刺激其视觉通路中未受损伤的部分,产生光幻视。但目前视觉假体技术受低分辨率、光幻视的不稳定性以及光幻视延时等问题的限制,这就需要通过图像预处理在少量的像素点下实时为盲人提供识别物体的主要信息。边缘是图像信息最集中的部分,盲人通过对边缘图像的识别能保证基本的视觉感受。而小波分析是近年来逐渐兴起的热门信号处理方法,其良好的时频局部分析的特性以及多尺度多分辨率思想在图像处理中具有高度的应用价值。本文在小波变换的理论基础上设计了基于提升小波的边缘检测算法。重点设计了基于FPGA的提升小波变换VLSI电路结构,提出了一种9输入的并行计算电路,保证了少量像素点的边缘连续性,并在每级变换的高频运算中加入阈值截取,提取出更为精细的边缘曲线。论文中首先在MATLAB软件上设计算法并对各类边缘提取算法的效果进行对比分析,之后详细设计介绍了算法的硬件电路并对算法各个模块进行RTL级设计及仿真,最后通过CMOS摄像头、SDRAM存储器、VGA显示器等搭建视频处理系统来对算法进行系统级验证。本文设计的提升小波运算属于整数域的运算,具有同址计算、相比传统小波速度更快、易重构等适合硬件实现的特性,并在视频流处理的过程中围绕SDRAM进行分时复用,在提取出较为准确的边缘信息的同时能够满足视觉假体所需求的分辨率大小的视频实时传输,丰富了视觉假体图像处理的研究内容。
  • 【期刊】 一种基于多级聚类的VLSI电路划分算法

    刊名:佳木斯大学学报(自然科学版) 作者:陈家瑞 关键词:VLSI ; 电路划分 ; 多级聚类 ; GRASP 机构:福州大学数学与计算机科学学院 ; 福州大学数学与计算机科学学院 年份:2017
    摘要:超大规模集成电路(VLSI)划分问题,属于NP-难问题。结合了贪心随机自适应搜索过程(GRASP)和多级聚类方法的思想,提出了一种基于多级聚类的电路划分算法。算法采用贪心随机自适应的思想改进了多级划分方法中重边粗化聚类(HEM)方法。通过对ISPD98的18个标准测试样例的测试结果表明,该方法与著名的划分工具h Metis相比,划分质量有一定的提高,最多可以改进3%左右。
  • 【专利】 一种VLSI多端点线网绕障碍的布线方法

    作者:董晨 ; 熊子奇 ; 黄辉昌 ; 林诗洁 ; 郭文忠 ; 陈景辉 ; 张凡 ; 贺国荣 ; 叶尹 年份:2018
    摘要:本发明涉及一种VLSI多端点线网绕障碍的布线方法,其特征在于:包括以下步骤:步骤S1:读取障碍信息;步骤S2:根据障碍信息,利用matlab绘制障碍框;步骤S3:采用改进粒子群算法构建斯坦纳树,并得到最优解;步骤S4:根据最优解对该解表示的斯坦纳树树进行布线,并记录布线过程;步骤S5:根据布线过程记录,对在布线过程中重复布线部分进行修正,去除生成树中重复了两次到三次的布线长度,并计算通孔数,得到最优布线。本发明实现高效精准并且绕障碍的全局布线,适用于超大规模集成电路多端点线网绕障碍布线。
  • 【论文】 基于时钟偏斜调度的VLSI时序优化方法研究

    作者:何海昌 机构:电子科技大学 ; 电子科技大学 年份:2015
    摘要:
  • 【期刊】 X结构下VLSI多层绕障Steiner最小树算法

    刊名:计算机辅助设计与图形学学报 作者:刘耿耿 ; 郭文忠 ; 陈国龙 关键词:VLSI ; X结构 ; 多层布线 ; Steiner树 ; 粒子群优化 机构:福州大学数学与计算机科学学院 ; 福州大学数学与计算机科学学院 ; 福建省网络计算与智能信息处理重点实验室 年份:2015
    摘要:Steiner最小树作为VLSI布线的基础模型,应进一步考虑到X结构、障碍物、多层等条件,文中基于粒子群优化提出了多层绕障X结构Steiner最小树算法.首先引入边变换操作以改变布线树的拓扑,使其具有较强的绕障能力;为了避免边变换操作带来的布线树环路问题,结合并查集策略设计新的操作算子;为了保证布线边不违反约束,提出一个与绕障情况及通孔数相关的惩罚函数策略,从而优化了多层布线中布线总代价这一最重要的目标.实验结果表明,相对于同类算法,该算法在布线总代价的优化能力上是最强的.
  • 【期刊】 基于LZW压缩算法的以太网净荷压缩VLSI实现

    刊名:电子技术与软件工程 作者:冯肖雄 ; 邱超 关键词:LZW ; VSLI ; FPGA 机构:中兴通讯股份有限公司微波开发部 ; 中兴通讯股份有限公司微波开发部 ; 中兴通讯股份有限公司技术规划开发部 年份:2019
    摘要:LZW算法是一种串表压缩算法,在音视频领域应用广泛,本文充分利用该算法高压缩率的特点,并提出一种适合VLSI的加速电路框架,将其运用在以太网报文传输领域中,通过优良的压缩效果,极大程度提高了以太网报文有效载荷传输效率。
  • 【论文】 二维条码图像矫正算法及其VLSI设计研究

    作者:田瑞乾 关键词:二维条码 ; 图像矫正 ; VLSI结构 ; 现场可编程逻辑门阵列 机构:电子科技大学 ; 电子科技大学 年份:2014
    摘要:二维条码具有密度高、成本低、信息量大、可靠性强、保密防伪性好等诸多优点。近年来,二维条码技术广泛地应用在国防,海关,税务,邮政,医疗,公共安全和交通运输等许多领域。二维条码的广泛应用对条码识别设备也提出了更高的要求。为了满足对各种场合下采集到的图像进行识读的需求,二维条码在译码前需要进行图像的预处理。条码图像的矫正是图像预处理中的一个关键步骤。   由于环境,背景,采集设备和条码本身等诸多方面的因素,通过摄像器材采集到的条码图形,会产生不同类型的形变失真。在失真的条码图像中,像素点偏离正确的位置,这使得识读设备可能采集到错误的条码信息,从而导致条码的解码成功率降低。所以在条码进行解码之前,需要对失真图像进行矫正。基于现有算法计算量大,且普适性差的缺点,本文提出了一种基于透视变换的二步式图像矫正算法。在图像的矫正中,定位点的精度对最终的矫正精度有很大的影响。本文采用先扫描后拟合的方法,分多次删除离散度较大的点,最终得到精确的边缘直线,进而得到精确的图像矫正定位点。结果显示,本文提出的算法对于不同形状和类型的条码有较好的处理效果。   针对本文提出的二维条码图像矫正设计了其 VLSI结构。与用软件实现相比较,处理速度大大提高。该VLSI结构用Verilog HDL语言编写,能够完成二维条码图像的矫正功能,并在FPGA上进行验证实现。最后基于SMIC0.13工艺进行了芯片的后端设计。
  • 【专利】 基于电场能建模技术的VLSI标准单元布局方法

    作者:朱文兴 ; 黄志鹏 ; 陈建利 年份:2017
    摘要:本发明涉及一种基于电场能建模技术的VLSI标准单元布局方法,该方法通过建立问题的电场能模型,利用全局密度函数及泊松方程的解析解,求解VLSI标准单元全局布局问题。技术方案要点如下:(1)通过将布局问题与静电系统进行类比,将单元比作电荷,将原先的密度约束转化为零势能约束。构建了微分方程,并通过对其求解显式表达式来更为精确的刻画势能约束。再采用罚函数方法将VLSI全局布局的线长目标及势能约束转化为无约束的非线性规划问题并选择合适的优化技术进行优化。(2)与之前使用均匀划分bin的方法得到离散的密度函数值不同,此发明计算单元与整个布局区域重叠约束的全局密度表达式,从而更准确的刻画单元在布局区域上的分布状况。
  • 【专利】 一种用于求解给定边框约束的VLSI版图设计方法

    作者:陈建利 ; 刘岩 ; 朱自然 ; 朱文兴 年份:2017
    摘要:本发明涉及一种用于求解给定边框约束的VLSI版图设计方法,采用随机化的策略,将一个随机初始布局作为混合模拟退火算法的初始解。提出了将边框约束作为目标函数的违背惩罚函数。该函数在考虑围住候选布图结果的最小矩形超出给定边框的面积函数基础之上,引入了考虑各个模块超出给定边框的长度函数。在加入了混合模拟退火算法的基础上,又引入了可行解策略。使得经过一系列B*‑tree扰动产生的解都是可行解,从而使得算法能够得到较优的解。又引入了混合模拟退火算法来搜索最优解,在该算法中,新的温度更新公式被采用。新的温度更新公式缩短解空间搜索阶段的时间,将更多的时间用于在温度上升阶段寻找较优的解,增大了找到最优解的概率。
  • 【专利】 一种用于求解VLSI不可二划分版图规划设计方法

    作者:陈建利 ; 刘岩 ; 朱自然 ; 朱文兴 年份:2017
    摘要:本发明涉及一种用于求解VLSI不可二划分版图规划设计方法,包括(1) 在全局搜索阶段,采用遗传算子操作进行全局搜索。此算子可有效地增大解的种类及搜索到最优解的可能性。(2)在局部搜索阶段,循环地调用混合模拟退火算法。此算法可有效地搜索局部最优解。(3)在平衡全局和局部搜索阶段,采用死亡概率策略。死亡概率策略缩减解空间的大小,从而使得全局搜索和局部搜索达到一定的平衡。在该策略中,根据自然规律,种群中每个个体不可能一直生存也不可能立即死亡,基于此规律,种群中每个个体被赋予一个实际年龄和动态地生存年龄。本发明所提供的方法可以提供高效实用的版图规划结果,且规划结果可满足目前VLSI的版图规划设计的需求。
  • 【专利】 一种基于改进粒子群VLSI固定边框布图规划方法

    摘要:本发明涉及一种基于改进粒子群的VLSI固定边框布图规划方法,将固定边框布图规划问题转化为粒子群最优化求解,并运用改进的讨论机制混沌粒子群算法得到达到最低空白面积要求的最优值,根据得到的最优值对整个模块进行最优布图规划。本发明不仅具有成功率高、寻优快等特点,而且这种基于改进的粒子群优化算法的布图方法能够快速得到固定边框布图规划的有效解。
  • 【论文】 高效视频编码的分像素运动补偿插值算法及VLSI实现

    作者:王刚 关键词:H.264 ; HEVC ; 分像素运动补偿技术 ; 自适应插值滤波器 ; 超大规模集成电路 机构:吉林大学 ; 吉林大学 年份:2017
    摘要:国际视频压缩编码标准H.264/AVC和H.265/HEVC运用了混合视频编码技术(运动补偿预测技术和DCT编码技术)。在混合视频编码技术中,编码器的核心算法是帧间预测,利用帧间预测可去除视频序列中时间域的冗余信息。它包括整像素运动估计和分像素运动估计。在运动估计中,利用像素间的相关性进行分像素值的内插可提高运动矢量估计的准确性,从而使运动补偿过程产生较小的残差数据。实验证明,高精度的运动补偿能够提高视频编码的压缩效率,在提高运动预测性能的同时,也带来运算量大和存储操作频繁等问题。滤波器阶数决定了参考数据的读入量,如何在保证预测准确性前提下,降低插值复杂度是目前要研究的问题。本文以国家自然科学基金项目“基于灵活四叉树模型和改进DCT的高效率视频编码研究”和吉林省教育厅“十三五”科学技术研究规划项目“面向HEVC的滤波算法及DCT优化研究”为依托,分析了视频压缩编码理论技术研究现状、国际视频编码标准的发展过程以及视频图像插值的方法及原理。并对分像素运动补偿技术及VLSI结构设计进行深入研究。本文在H.264/AVC标准、H.265/HEVC标准的分像素插值滤波优化算法、自适应分像素插值算法和面向HEVC的高效插值滤波VLSI架构设计四个方面进行深入研究,并取得如下成果:(1)改进的H.264分像素插值滤波算法为了进一步提高H.264/AVC标准视频编码的效率,提出了一种改进的H.264分像素插值滤波算法—即滤波系数可变、系数和不变的分像素插值算法,将H.264/AVC标准中6阶滤波器替换为4阶滤波器。算法利用三次卷积插值法求得插值滤波器系数,利用方向性插值滤波器获得分像素位置的采样,并在编码GOP结构设定进行优化。实验结果表明:在复杂度方面,相对H.264标准的算法,本文算法降低了19%空间复杂度,减小存储访问量,但计算复杂度有所增加。在编码性能方面,相对H.264标准的算法,本文算法使PSNR值平均提高0.38dB,并使比特率平均降低了4.74%。所以,本文提出的算法对不同运动程度的视频序列编码性能均有提高。(2)基于自适应滤波器的分像素插值算法针对不同分辨率的视频序列采用相同阶数滤波器进行分像素插值不能进一步提高编码性能的问题,提出了基于自适应滤波器的分像素插值算法。算法根据设定的3个不同视频序列分辨率区域,自动选择不同阶数的插值滤波器(即分辨率R≥2560×1600,选择4阶滤波器;1280×720≤R<2560×1600,选择6阶滤波器;R<1280×720,选择8阶滤波器。);在3个不同分辨率视频序列区域内,根据像素间相关性将高阶插值滤波器替换为低阶插值滤波器,实现滤波器的自适应选择。在3个不同分辨率视频序列区域内进行分像素运动补偿插值,利用原始图像代替1/2像素图像,将得到的1/2像素图像代替1/4像素图像,实现AF_FIA算法优化。实验结果表明:在空间复杂度方面,相对于HEVC标准的滤波器,4阶滤波器可以降低32%的空间复杂度,6阶滤波器可以降低16%的空间复杂度。在计算复杂度方面,4阶滤波器和6阶滤波器相对于HEVC的滤波器的乘法和加法都有大幅度降低,尤其4阶滤波器的乘法数和加法数不到HEVC的1/3左右;8阶滤波器的空间复杂度与HEVC相同,计算复杂度有所提升,但对于低分辨率的视频编码影响不大。在编码性能方面,无论是采取IBBP编码结构还是IPPP编码结构,相对HEVC标准算法,本文提出的算法提高编码增益,降低码率,具有较好的鲁棒性。(3)基于HEVC的自适应插值滤波算法为了进一步提高自适应分像素插值算法的视频图像质量,降低计算复杂度,提出了基于HEVC的自适应插值滤波算法。该算法在新编码标准H.265/HEVC视频编码框架进行编码来提高视频编码效率,通过滤波器系数对称优化,降低了码流所需滤波器系数和解码计算复杂。实验结果表明:在复杂度方面,相对NS_AIF算法和S_AIF算法,AIF_HEVC算法所需插值滤波器系数大幅度降低,与MD_AIF算法滤波器系数相当,但高于D_AIF算法。相对S_AIF算法,D_AIF算法,MD_AIF算法,AIF_HEVC算法大大降低了计算复杂度。在编码性能方面,无论是采取IBBP编码结构还是IPPP编码结构,相对D_AIF算法、S_AIF算法、CMD_AIF算法和AF_FIA优化算法,AIF_HEVC算法提高编码性能,具有较好鲁棒性。(4)面向HEVC的高效插值滤波VLSI架构设计针对数据高吞吐率和访存量高是HEVC标准解码器的瓶颈问题,提出了一种面向HEVC的高效率分像素插值滤波VLSI架构设计。首先利用滤波器系数反转对称性,设计了可复用8阶滤波器结构;之后提出了并行化设计和流水线结构分像素插值计算方案;最后在传统的单输入通道插值器基础上,提出两路并行的8输入插值器。测试结果表明:本设计插值结构在处理时间和吞吐量方面都优越于其它设计方法,在较低的工作频率就能完成相同高清/超高清视频实时传输,从而降低了传输功耗。本文所提出8输入双通道插值滤波结构能够在频率34.2MHz下完成1920×1080@30fps视频解码需求。同时,能够满足3840×2160@60fps视频的实时传输。
上一页 1 2 3 4 5 6 7 8 9 10 下一页 跳转