·
搜索结果:找到“FPGA”相关结果54236条
排序: 按相关 按相关 按时间降序
  • 【期刊】 一种基于FPGA的位同步时钟提取电路

    刊名:内蒙古科技与经济 作者:夏蒙 ; 范龙飞 ; 王富栋 关键词:FPGA ; 位同步时钟提取 ; 数字锁相环 ; 等精度测频 机构:烟台大学FPGA实验室 ; 烟台大学FPGA实验室 年份:2017
    摘要:本系统主要对伪随机序列数据流中的位同步时钟提取和位同步时钟频率测量进行重点设计,采用ALTERA提供的Cyclone V 5CSEMA5F31C6芯片作为主控制器。该系统的创新点在于接收端在传统的数字锁相环(DPLL)的基础上还采用了一种等精度测频法来捕获位同步时钟的频率。通过多项测试,分析并记录数据,结果显示该系统的各项指标均能较好完成设计要求。
  • 【期刊】 基于FPGA的二元脉冲调宽力反馈电路

    刊名:导航与控制 作者:王永彤 ; 朱志刚 ; 张沛晗 ; 王龙 关键词:单自由度液浮陀螺 ; 力反馈测试 ; 二元脉冲调宽电路 机构:北京航天控制仪器研究所 ; 北京航天控制仪器研究所 年份:2017
    摘要:本文提出一种用于某单自由度液浮积分陀螺的二元脉冲调宽力反馈电路方案,并给出方案设计的具体实现过程、仿真分析以及实测结果.通过对比在同样试验条件下的测试数据,本文设计的基于FPGA二元脉冲调宽力反馈电路的测试精度略高于常用的数字电压表检测方法,因此可独立完成高精度测试而不需依赖其他辅助测试仪器.而且该电路采用数字化FPGA方案,针对不同测试要求,可以较灵活提高脉冲分辨率和采样频率,测试状态更接近陀螺的使用条件.
  • 【期刊】 用于反熔丝FPGA的多标准IO接口电路

    刊名:微电子学 作者:王雪萍 ; 张国华 ; 曹靓 关键词:多标准 ; IO接口 ; 反熔丝 ; 现场可编程门阵列 机构:江南大学物联网工程学院 ; 江南大学物联网工程学院 ; 中国电子科技集团公司第五十八研究所 年份:2018
    摘要:针对高可靠性领域和复杂环境对大规模反熔丝FPGA器件的迫切需求,设计了一种新的用于反熔丝FPGA的可动态配置IO接口电路。该IO接口电路具有宽的输入输出电压范围,能实现多驱动调节,支持一系列不同电平模式。通过对反熔丝单元进行编程配置,该IO接口电路可兼容多种IO标准,内核电压为2.5V,端口电压可在3.3V与5V之间转换。仿真与测试结果表明,该IO接口电路满足设计要求,接口速度优于国外同类产品。
  • 【期刊】 基于FPGA的千兆以太网数据传输设计

    刊名:电子科技 作者:袁阳 ; 孟李林 关键词:千兆以太网 ; 现场可编程门阵列 ; 传输控制协议/网际协议 ; 嵌入式开发 机构:西安邮电大学电子工程学院 ; 西安邮电大学电子工程学院 年份:2016
    摘要:为解决现代化设备如何使用千兆以太网高速接入的问题,使用Altera公司cyclone Ⅳ系列FPGA作为嵌入式开发平台,采用Nios Ⅱ软核处理器实现TCP/IP协议。对所设计传输方案进行测试,结果表明所传输数据能正确收发,并具有较高的传输效率。
  • 【期刊】 基于FPGA改进型正弦波逆变器的设计

    刊名:电子设计工程 作者:朱超 ; 刘伟 关键词:FPGA 正弦波 DDS SPWM 机构:江苏科技大学电子信息学院 ; 江苏科技大学电子信息学院 年份:2016
    摘要:基于FPGA实时生成正弦波的目的,采用了以Xilinx公司的Zynq-7系列FPGA芯片Zed Borad作为控制器,并且结合DDS技术的方法。通过使用Xilinx公司提供的Xilinx Design Tools中的System Generator工具,调用Simulink库中Xilinx开发的模块,下载到FPGA中,产生双极性SPWM波的试验。实验结果表明,此方法设计简单,控制灵活,波形稳定,不失真,具有很强的实用价值。
  • 【期刊】 一种基于FPGA的实时光纤环网通信技术

    刊名:控制与信息技术 作者:邱岳烽 ; 宾志湘 ; 黄红光 ; 李淼 ; 杨胜 关键词:FPGA ; 光纤环网 ; 接入控制 ; 自增编址 ; 同步补偿 机构:[1]中车株洲所电气技术与材料工程研究院 ; [1]中车株洲所电气技术与材料工程研究院 ; [2]湛江南海西部石油合众近海建设有限公司 ; [3]三菱电机机电(上海)有限公司 年份:2018
    摘要:针对多变流器系统中控制系统通信拓扑架构的难题,文章提出了一种基于FPGA的实时光纤环网通信技术,采用单向光纤环网拓扑大幅提高了控制器通信端口设备扩展能力;同时,通过采用基于曼彻斯特编码的复合型长数据帧结构、节点自动延迟补偿、从节点自动排序数据上传、节点自动递增编址等技术,解决了传统环网在通信效率、数据延迟、动作一致性和地址管理等方面存在的问题。通过所搭建的三变流器光纤环网实验平台,验证了设计方案的有效性和安全性。
  • 【期刊】 一种高鲁棒性数字水印算法的FPGA实现

    刊名:电子测量技术 作者:孙峰 ; 华云松 ; 吴继伟 关键词:FPGA ; 数字水印 ; 提升小波变换 ; 混沌置乱加密 ; 矩阵SVD分解 机构:上海理工大学光电信息与计算机工程学院 ; 上海理工大学光电信息与计算机工程学院 年份:2017
    摘要:传统上数字水印算法使用软件方法实现。基于一种高鲁棒性的数字水印算法,研究了使用FPGA实现水印嵌入的方法。先通过提升小波变换将宿主图像进行3次分解,并用混沌置乱算法将水印图像进行置乱加密,然后将第3阶小波分解的LL部分进行SVD分解并得到对应的奇异值矩阵,然后将混沌置乱加密后的水印信息嵌入到该奇异值矩阵中。在该算法的FPGA实现中,主要研究了提升小波变换、混沌置乱加密、矩阵SVD分解的硬件实现方法。实验结果表明,该算法鲁棒性很高,嵌入水印的图像抗攻击性强,算法经过合理推导得以在FPGA上高效地实现。
  • 【期刊】 一种基于FPGA的低功耗高速解码器设计

    刊名:电子技术应用 作者:周松江 ; 李圣辰 ; 刘明 关键词:FPGA ; 解码器 ; 自编码神经网络 ; 硬件实现 ; 高速低功耗 机构:北京邮电大学信息光子学与光通信研究院 ; 北京邮电大学信息光子学与光通信研究院 年份:2018
    摘要:针对传统编解码算法复杂度高、不易扩展等问题,对自编码神经网络前向传播算法和结构进行了研究,提出了一种以自编码神经网络为编解码算法,以FPGA为实现平台的低功耗高速解码器系统.该系统实现了字符的编解码,同时可被应用于各种多媒体信息的编解码.通过ModelSim仿真,Xilinx ISE实现后进行硬件实测,对计算精度、资源消耗、计算速度和功耗等进行分析.实验测试结果表明,所设计的解码器能够正确完成数据解码功能,算法简洁高效,扩展能力强,系统具有低功耗、速度快等特点,可广泛应用于各种低功耗、便携式产品.
  • 【期刊】 一种基于FPGA的多通道AD射频采样设计

    刊名:电子技术与软件工程 作者:邢连营 关键词:FPGA ; A/D变换 ; DDC ; DDR ; LVDS ; Vetilog ; HDL 机构:中国电子科技集团第三十八研究所 ; 中国电子科技集团第三十八研究所 年份:2018
    摘要:介绍了一种基于FPGA的多通道AD4449射频采样,运用Quartus II软件平台,实现对射频采样的软件设计。提出了AD的相关接口设计,完成射频采样电路功能和指标的测试。最后,采用Matlab软件分析数据及得出结果。
  • 【期刊】 基于DSP和FPGA的故障电流相控分断装置

    刊名:船电技术 作者:包涌泉 ; 袁铎宁 ; 李世学 ; 邹伟华 ; 涂煜 关键词:FPGA ; 故障电流相控开断 ; 零点预测 ; DSP ; AD7606 机构:武汉船用电力推进装置研究所 ; 武汉船用电力推进装置研究所 年份:2017
    摘要:文章介绍了故障电流相控分断的基本原理和方案;详细介绍了基于这种方案的相控分断装置的软硬件设计。装置以高性能DSP芯片TMS320F28335和现场可编程门阵列FPGA为核心,其中DSP作为主控芯片,FPGA为协处理器和执行单元,同时采用高精度ADC芯片AD7606来满足硬件设计要求;装置使用改进半波傅氏算法和自适应算法相结合的策略进行电流零点预测,提高了预测的准确性和快速性。实验证明装置具有良好的精确度、实时性和可靠性。
  • 【期刊】 一种可靠的OFDM基带系统设计及FPGA实现

    刊名:微电子学与计算机 作者:薛候凯 ; 高强 ; 姚彦鑫 关键词:可靠性 ; 正交频分复用 ; 现场可编程门阵列 ; 帧同步 机构:北京航空航天大学电子信息工程学院 ; 北京航空航天大学电子信息工程学院 ; 北京信息科技大学信息与通信工程学院 年份:2019
    摘要:论文设计了一种可靠的OFDM基带系统,主要包括卷积编解码、交织和解交织、OFDM调制和解调,并给出了系统方案及其在FPGA上的实现方法.设计中采用了一种基于延时相关和互相关联合判决的帧同步实现方案,并将帧同步的结果作用于丢帧补零模块和解交织模块,提高系统的可靠性.采用FPGA硬件实现该系统,分别对其在AWGN和单音干扰、部分频带干扰下的性能进行测试.测试结果表明,实现的OFDM基带系统在较大噪声和干扰的情况下能够实现数据的可靠传输.
  • 【期刊】 一种基于FPGA的并行结构瞬时测频方法

    刊名:测控技术 作者:朱明辉 ; 司斌 ; 张从霞 ; 张鹏 关键词:FPGA ; 捷变频雷达 ; 并行结构 ; 瞬时测频 机构:中国空空导弹研究院 ; 中国空空导弹研究院 年份:2017
    摘要:针对捷变频雷达信号的数字测频存在数据处理量大、实时性要求高的问题,介绍了一种基于正交混频、滤波抽取和瞬时自相关算法的并行结构测频方法。通过将正交混频本振频率设为采样频率的四分之一,减少了正交混频模块和滤波模块的FPGA资源消耗。测试结果表明该测频算法的数据处理能力、实时性及测频精度能够满足雷达目标模拟器的测频需求。
上一页 1 2 3 4 5 6 7 8 9 10 下一页 跳转