·
搜索结果:找到“剩余数至二进制数转换器”相关结果9259条
排序: 按相关 按相关 按时间降序
  • 【期刊】 四基数模集合剩余数至二进制数转换器设计

    刊名:广东石油化工学院学报 作者:吕晓兰 关键词:余数系统 ; 剩余数至二进制转换 ; 混合基 ; 新中国余数定理 机构:广东石油化工学院计算机与电子信息学院 ; 广东石油化工学院计算机与电子信息学院 年份:2014
    摘要:针对并行运算的剩余数系统,提出了一个新的4基数模集合{2n,2n+1,2n/2+1,2n/2-1},并基于新中国余数定理和混合基转换算法实现该模集合下剩余数至二进制转换,给出相应硬件电路。与同类模集合反向转换器相比,文中提出的转换器电路完全基于加法器实现,硬件电路简单,明显减小了面积,提高了转换效率。
  • 【期刊】 高效的五基数剩余数至二进制数转换器设计

    刊名:华南理工大学学报(自然科学版) 作者:陈建文 ; 姚若河 关键词:剩余数至二进制数转换器 ; 中国余数定理 ; 剩余数系统 ; 加法器 机构:华南理工大学电子与信息学院 ; 华南理工大学电子与信息学院 年份:2010
    摘要:针对混合基算法无法同时处理多个模而导致基于此算法的剩余数至二进制数转换器面积和延时较大的问题,提出了一个基于中国余数定理的高效并行的转换算法,并给出了相应的电路实现.该算法采用五基数模集合{2n-1,2n,2n+1,2n+1-1,2n-1-1}同时处理5个模,消除了所有超过动态范围的项,电路完全由加法器构成.实验结果表明,相比同类的转换器,文中的转换器节省了12%的面积,并使计算速度提高了14%.
  • 【期刊】 高效剩余数至二进制转换器设计

    刊名:电子设计工程 作者:吕晓兰 ; 肖明 关键词:剩余数系统 ; 新中国余数定理 ; 反向转换器 ; 加法器 机构:广东石油化工学院计算机与电子信息学院 ; 广东石油化工学院计算机与电子信息学院 年份:2013
    摘要:针对目前剩余数系统所处理数据动态范围较小,而且剩余数至二进制转换器的面积和延迟较大等方面的问题,基于新中国余数定理Ⅱ提出了一个高效并行转换算法,同时给出相应的电路实现。该算法采用模集合{2n-1,2n+1,22n,22n+1-1},可同时处理4个模,处理数的动态范围达到6n+1位。乘法逆元简单,电路完全由基本的加法器构成,硬件实现容易。分析实验结果表明,相比同类模集合反向转换器,文中提出的转换器的面积节省了39.4%,速度提高了47.4%。
  • 【期刊】 64位高性能冗余二进制-二进制数转换器的设计

    刊名:《现代电子技术》 作者:胡薇 ; 崔晓平 ; 陈鑫 关键词:RB-NB转换器 ; 并行前缀加法器 ; 进位跳跃加法器 ; 冗余二进制乘法器 机构:南京航空航天大学电子信息工程学院 ; 南京航空航天大学电子信息工程学院 年份:2015
    摘要:冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法器和并行前缀/进位选择混合加法器构成的冗余二进制-二进制数转换器。用Verilog HDL对该转换器进行描述,在Synopsys的VCS平台上进行仿真验证,在SMIC 45 nm的工艺下,通过Design Compiler 对转换器进行综合,比较普通的并行前缀/进位选择转换器,设计的64位转换器在延时、面积和功耗得到有效的改善。
  • 【期刊】 64位高性能冗余二进制二进制数转换器的设计

    刊名:现代电子技术 作者:胡薇 ; 崔晓平 ; 陈鑫 关键词:RB-NB转换器 ; 并行前缀加法器 ; 进位跳跃加法器 ; 冗余二进制乘法器 机构:南京航空航天大学电子信息工程学院 ; 南京航空航天大学电子信息工程学院 年份:2015
    摘要:冗余二进制(RB)加法的进位无关特性和规整的压缩结构,可以设计高速冗余二进制乘法器。冗余二进制乘法器由RB部分积产生、RB部分积压缩树和RB-二进制数转换器三个关键模块构成。在此基于基-16 RB Booth编码结构提出了一种由进位跳跃加法器和并行前缀/进位选择混合加法器构成的冗余二进制-二进制数转换器。用Verilog HDL对该转换器进行描述,在Synopsys的VCS平台上进行仿真验证,在SMIC 45 nm的工艺下,通过Design Compiler对转换器进行综合,比较普通的并行前缀/进位选择转换器,设计的64位转换器在延时、面积和功耗得到有效的改善。
  • 【专利】 二进制错误容忍机制的逐渐逼近式模拟至数转换器

    作者:张顺志 ; 刘纯成 ; 黄志豪 年份:2008
    摘要:本发明是有关于一种具二进制错误容忍机制的逐渐逼近式模拟至数转换器(ADC)。比较器接收并比较取样输入讯号及DAC的输出。非二进制逐渐逼近式控制电路控制输入讯号的取样,并根据比较器的比较结果以控制一连串的比较。在DAC的讯号或电荷尚未完全稳定时,逐渐逼近式控制电路即控制比较的进行。非二进制逐渐逼近式ADC的操作速度将大于传统的逐渐逼近式ADC,其原因在于信号未达到完全稳定之前即进行取样,且使用简易的二进制错误容忍校正机制以得到ADC的输出,二进制错误容忍校正器补偿比较器所造成的取样误差。本发明使用错误容忍机制及高速且具二进制错误校正机制的非二进制逼近方法,非常适于实用。
  • 【期刊】 一种非二进制高速逐次逼近型模数转换器

    刊名:中国集成电路 作者:赵喆 ; 栾昌海 ; 刘寅 关键词:非二进制采样 ; 逐次逼近 ; 校准算法 ; 模数转换器 机构:北京华大九天软件有限公司 ; 北京华大九天软件有限公司 年份:2019
    摘要:本文采用Global Foundry22nm工艺,设计了一款12位125MHz非二进制高速逐次逼近型模数转换器。为了提高模数转换器转换速度,在设计中采用了非二进制电容阵列,减小高位电容降低电容DAC对建立时间和建立精度的要求;同时采用了0. 26f单位电容,以进一步提高采样速度,降低功耗;为了修正单位电容的匹配偏差,采用了一种前台校准算法。经过流片验证,校准算法能够实现电容校准,最终测试达到的有效位数为9. 8位,功耗为2. 4mW,面积仅为0. 04mm~2。
  • 【期刊】 新颖的余数系统到二进制系统转换方法

    刊名:电子科技大学学报 作者:马上 ; 胡剑浩 关键词:数字运算 ; 余数系统到二进制系统转换 ; 余数系统 ; 数值缩放 ; 超大规模集成电路 机构:电子科技大学通信抗干扰技术国家级重点实验室 ; 电子科技大学通信抗干扰技术国家级重点实验室 年份:2010
    摘要:传统的余数系统(RNS)到二进制系统(R/B)转换电路中的大位宽操作削弱了RNS的并行特性。针对这一问题,提出了基于数值缩放(Scaling)的R/B转换算法和余数系统2k缩放并行实现的方法。同常见余数基R/B转换算法的比较分析结果表明,所提出的算法使R/B转换中的最大运算位宽限制在最大余数基位宽内,从而消除了R/B转换中可能带来的系统并行度损失;此外,该转换算法可实现有符号RNS到二进制补码系统(TCS)的转换,且不限于具体余数基形式,具有一定的通用性。
  • 【期刊】 高速模数转换器中格雷码与二进制编码对比

    刊名:东南大学学报(自然科学版) 作者:刘海涛 ; 王志功 ; 孟桥 ; 唐凯 关键词:编码 ; 格雷码 ; 二进制 ; 模数转换器 机构:东南大学射频与光电集成电路研究所 ; 东南大学射频与光电集成电路研究所 年份:2010
    摘要:为了实现高速模数转换器中的编码电路,研究了编码电路常用的格雷码和二进制编码2种编码方式.结合模数转换器的实际工作条件,从误差来源、误差分布、整体功耗、电路规模等方面对2种编码进行了对比.分析结果表明,在不同的应用条件下2种编码方式具有各自的优缺点,在量化位数较低的情况下,二进制编码比格雷码在某些方面更具有优势.最后基于一个量化精度为6位的高速模数转换器,在中芯国际(SMIC)0.18μm互补金属氧化物半导体(CMOS)工艺下,采用二进制编码方式设计了一个高速编码电路.实际测试结果表明,该编码电路在2GHz速度下工作状态良好.
  • 【期刊】 一种非二进制权重的高能效比逐次比较型模数转换器

    刊名:固体电子学研究与进展 作者:万鑫 ; 谈熙 关键词:逐次比较型模数转换器 ; 数字校准 ; 非二进制权重 机构:复旦大学专用集成电路与系统国家重点实验室 ; 复旦大学专用集成电路与系统国家重点实验室 年份:2013
    摘要:介绍了一种非二进制权重的高能效比逐次比较型模数转换器。该ADC采用了非二进制权重的电容结构以降低工艺失配对性能的影响,极大地减小了总电容的值;使用了自适应时钟来实现每一位的量化,提高了采样频率,并且不需要外界提供高速时钟;采用了注入扰动的最小均方校准算法,用很小的电路代价实现了后台数字校准。本芯片在SMIC 0.13μm工艺上实现,芯片模拟部分核心面积为0.042mm2,数字校准模块面积为0.04mm2,芯片工作在25MHz采样率时功耗为2.8mW,信噪失真比为58.6dB,有效位数为9.5位。
  • 【论文】 基于非二进制量化算法的逐次逼近模数转换器的设计

    作者:杜翎 关键词:模数转换器 ; 逐次逼近ADC ; 非二进制量化 ; 数字校正 ; 带隙基准 机构:电子科技大学 ; 电子科技大学 年份:2016
    摘要:作为连接外部世界模拟信号和系统内部数字信号的桥梁,模拟数字转换器(ADC)广泛应用于数字多媒体、通信、生物医疗以及传感控制等领域,其速度、精度以及功耗等性能指标直接影响着整机系统的处理能力。随着工艺尺寸的不断缩小以及电源电压的不断降低,模拟电路设计面临巨大挑战。但逐次逼近模数转换器(SAR ADC)仅含一个模拟模块,其整体结构简单且功耗面积小,因此在小尺寸工艺下易于实现,较其他ADC结构优势凸显。然而,由于其串行的工作模式,SAR ADC的速度较低,造成其应用受限。另一方面,随着ADC分辨率增大,对DAC电容的匹配精度要求提高,导致电容值急剧增大。这使得SAR ADC在高精度应用中受到功耗和速度的双重限制。针对这些问题,本文进行了深入的研究和讨论,包括非二进制编码原理、适用于非二进制量化的DAC结构、非二进制DAC的速度优化设计方案、电容失配的校正技术、异步时序电路的设计以及自校正带隙基准电路的设计等,主要的研究工作和创新如下:1.采用非二进制量化算法的SAR ADC系统架构研究:本文首先对传统的二进制SAR ADC的转换速度进行了理论分析。由于量化每一位时DAC的建立精度都需要达到0.5 LSB,导致DAC所需的建立时间较长,限制了ADC整体的采样速率。为此,本文对非二进制量化算法进行了研究。通过将数字编码的基数设为小于2的分数,可以在量化过程中引入冗余量,使得同一个输入信号可以被两个不同的非二进制编码量化,从而放宽对DAC建立精度的要求。然后,针对分数权重量化算法在实际设计中存在匹配差、编码转换时存在截断误差、无法利用分段电容阵列等问题,提出了基于整数权重的量化算法。在此基础上,又提出了两种适用于非二进制量化的DAC结构,即基于共模电压复位的DAC和电容分裂式DAC。通过将DAC产生的参考电压置于冗余范围的中间,将DAC的建立精度从0.5 LSB扩大到冗余量的一半。最后,提出了一种对DAC电容进行优化设计的方案,以最大限度地利用冗余量的优势来提高整体的转换速度。2.SAR ADC电容失配的校正技术研究:为了利用小电容实现高精度的SAR ADC,需要对电容失配进行校正。本文提出了三种不同的校正技术,包括模拟域前台校正、模拟域后台校正以及数字域后台校正。其中两种模拟域校正适用于二进制SAR ADC,其基本思想均是将待校正电容与其所有的低位电容之和进行比较,然后对二者之差进行补偿。针对非二进制SAR ADC,本文提出了一种基于电容互换的数字域后台校正。DAC中的终端电容被视为参考电容,每个输入信号被量化两次,在第二次量化时待校正的单位电容与参考电容交换位置。根据两次量化结果之差,利用LMS算法对待校正的单位电容的数字权重进行更新。为了减少所需校正的电容的个数,本文还提出了带双参考电容的校正算法。3.自校正带隙基准的设计与实现:带隙基准为ADC提供了一个不随温度和电源电压变化的参考电压,但传统带隙基准的初始精度不高。为此,本文提出了一种自校正的带隙基准电路。电路上电后,通过交换需要匹配的器件的相对位置,可以得到两个大小不同的初始基准电压。然后通过自动修调,使电路最终输出的基准电压等于两个初始基准电压的平均值。该设计达到了和斩波技术相同的效果,但避免了时钟信号的持续作用,消除了电压的抖动,同时也避免了传统修调技术中需要对各颗芯片单独进行人工修调的弊端,提高了系统的智能化程度。该电路在65 nm CMOS工艺上进行了流片验证。测试结果显示,电路工作正常,校正后基准电压的3σ误差率从±12.6%减小到±1.0%,温度系数为23.6 ppm/°C,PSRR达到62.8 dB。4.基于非二进制量化算法的SAR ADC的设计与实现:本文设计了一个12位5 MSPS的非二进制SAR ADC。为了进一步提高速度,本文采用了带Self-Timed控制模式的异步时序,并采用了一种自适应延迟电路,使得异步时序中各位的量化时间可以根据实际的采样率进行调整。DAC选用了基于共模电压复位的结构,基于整数权重来进行设计,并采用了分段电容阵列来降低总电容和面积。用自举开关对输入信号进行采样以提高采样线性度。比较器采用了两级预放大加锁存的结构以降低噪声。进行校正的数字电路通过Verilog代码综合后自动生成,并与模拟电路部分集成在一颗芯片上。该ADC在65 nm CMOS工艺上进行了流片验证,核心电路面积为0.77 mm×0.65 mm。测试结果显示,电路工作正常,校正后各项性能指标均有明显改善,DNL和INL分别为0.73 LSB和1.24 LSB,SNDR和SFDR分别达到67.7 dB和85.5 dB,ENOB为11.0位,功耗约为6.87 mW。
  • 【期刊】 基于4模集合{2^n-1,2^n+1,2^n,2^2n-1-1}剩余数转换器设计

    刊名:《科学技术与工程》 作者:吕晓兰 ; 肖明 关键词:剩余数至二进制数转换器 ; 剩余数系统 ; 新中国剩余数定理2 ; 加法器 机构:广东石油化工学院计算机与电子信息学院 ; 广东石油化工学院计算机与电子信息学院 年份:2014
    摘要:针对剩余数系统需要大动态处理范围的问题,提出了一个新的4基数模集合,并给出了相应的剩余数至二进制数转换算法和硬件实现。该算法采用4基数模集合{2^n-1,2^n 1,2^n,22n-1-1},模集合动态范围达到5n-1位,算法基于新中国剩余数定理2实现,乘法逆元简单,硬件电路主要基于加法器构成。与同类模集合反向转换器相比,文中提出的转换器电路明显减小了电路延迟,有效地提高了集成度。
上一页 1 2 3 4 5 6 7 8 9 10 下一页 跳转